PIEX Peripheral Interrupt Enable register X
Регистр X разрешения прерываний от периферийных устройств
PIRX Peripheral Interrupt Register X
Регистр X флагов прерываний от периферийных устройств
PISO Parallel-In Serial-Out
Сдвиговый регистр с параллельным входом и последовательным выходом
PORTX PortX
Регистр параллельного порта ввода/вывода X
PR2 Period Register for Timer 2
Регистр периода Таймера 2
PRNG Pseudo Random Number Generator
Генератор псевдослучайных чисел
PRODH PRODuct High byte (PIC18XXXX)
Регистр произведения (старший байт)
PRODL PRODuct Low byte (PIC 18XXXX)
Регистр произведения (младший байт)
PROM Programmable ROM
см. ППЗУ
PSn Post/Prescale rate Select; OPTION_REG[2:()]
Биты выбора коэффициента деления пост/предделителя
PSA Post/Prescale Scaler Assign; OPTION_REG[3]
Бит выбора подключения пост/предделителя
PWM Pulse Width Modulation
см. ШИМ
RXn Register X pin n
Вывод n порта ввода/вывода X
RAM Random Access Memory
см. ОЗУ
RBIE Register portB Interrupt Enable; INTCON[3]
Бит разрешения прерывания от порта В
RBIF Register portB Interrupt Flag; INTCON[0]
Флаг прерывания от порта В
Register portB Pull-Up; OPTION_REG[7]
Бит включения подтяжки на входах порта В
RCIE ReCeive Interrupt Enable; PIE1 [5]
Бит разрешения прерывания от приемника USART
RCIF ReCeive Interrupt Flag; PIR1[5]
Флаг прерывания от приемника USART
RCREG ReCeive REGister
Буфер приемника US ART
RCSTA ReCeive STAtus
Регистр состояния приемника USART
RD ReaD; EECONl[0]
Бит запуска операции чтения FLASH/EEPROM
R/W¯ Read/Write; SSPSTAT[2]
Бит типа пакета (чтение/запись) в модуле SSP
RISC Reduced Instruction Set Computer
Компьютер с сокращенным набором команд; см. также CISC
ROM Read-Only Memory
см. ПЗУ
RPn Register Page; STATUS[6:5]
Биты выбора страницы памяти данных
rtl Register Transfer Language
Язык регистровых передач
RTS Ready То Send
Готовность к передаче (сигнал квитирования в стандарте RS-232)
RX Receive
Вход приемника USART
RX9 ReCeive 9-bit; RCSTA[6]
Бит разрешения 9-битного приема USART
RTCC Real Time Counter/Clock
Часы/счетчик реального времени
S Start condition; SSPSTAT[3]
Бит обнаружения состояния СТАРТ
SAR Successive Approximation Register
Регистр последовательного приближения
SCI Serial Communication Interface
Последовательный коммуникационный интерфейс (USART)
SCK Serial ClocK
Линия тактового сигнала (протокол SPI)
SCL Serial CLock
Линия тактового сигнала (протокол I2С)
SDA Serial DAta
Линия данных (протокол I2С)
SDI Serial Data Input
Вход данных (протокол SPI)
SDO Serial Data Output
Выход данных (протокол SPI)
SEN Stretch ENable; SSPCON2[0]
Разрешение растягивания тактового сигнала I2С
SIPO Serial-In Parallel-Out
Сдвиговый регистр с последовательным входом и параллельным выходом
SISO Serial-In Serial-Out
Сдвиговый регистр с последовательным входом и последовательным выходом
SMP SaMPle; SSPSTAT[7]
Фаза выборки бита
SP Stack Pointer
Указатель стека
SPBRG Serial Port Baud-Rate Generator
Регистр управления контроллером скорости передачи USART
SPEN Serial Port ENable; RCSTA[7]
Бит разрешения работы последовательного порта (USART)
SPI Serial Peripheral Interface
Протокол последовательного интерфейса; протокол SPI
SPR Special-Purpose Register
см. РСН
SSP Synchronous Serial Port
Синхронный последовательный порт
SSPADD SSP ADDress
Регистр адреса модуля SSP
SSPBUF SSP BUFfer
Буферный регистр модуля SSP
SSPCON SSP CONtrol
Регистр управления модуля SSP
SSPCON2 MSSP CONtrol 2
Регистр управления 2 модуля SSP
SSPEN SSP ENable; SSPCON[5]
Бит включения модуля SSP
SSPIE SSP Interrupt Enable; PIE1 [3]
Бит разрешения прерывания от модуля SSP
SSPIF SSP Interrupt Flag; PIR1 [3]
Флаг прерывания от модуля SSP
SSPMn SSP Mode; SSPCON[3:0]
Биты выбора режима работы модуля SSP
SSPOV SSP Overflow; SSPCON[6]
Бит переполнения приемника модуля SSP
SSPSR SSP Shift Register