• Председатель – заместитель по науке – главный инженер НЦ А.А. Васенков;
• От СВЦ – П.В. Нестеров, Ю.Е. Чичерин, В.Л. Дшхунян, Н.М. Воробьёв, В.А. Меркулов, Б.М. Малашевич, Ю.М. Петров;
• От НИИТТ – В.С. Баранов, Э.Е. Иванов, Е.И. Кузнецов, Г.В. Колобков, Л.К. Минкин, Л.М. Можаров, Ю.А. Платонов, В.И. Рыженков, В.О. Филиппенко;
• От НИИ МЭ – В.Я. Контарёв, В.М. Гусаков, А.И. Березенко, В.В. Трушин, Б.В. Орлов;
• От НИИ ТМ – Л.А. Богородицкий, Л.М. Попель;
• От ДНЦ – Ю.В. Терехов, В.П. Козидубов, В.А. Кундин, В.И. Трифонов.
Рабочая группа еженедельно собиралась под председательством А.А. Васенкова и решала все возникающие проблемы.
Как только рабочая группа окончательно определилась с основами архитектуры микропроцессоров, приказом НЦ от 6.9. 1974 г., № 656 была открыта комплексная ОКР «Микропроцессор» (ГК А.А. Васенков) по схемотехническому, технологическому и конструктивному проектированию первого асинхронного микропроцессорного комплекта на основе высокопороговой КМОП технологии, а также микро-ЭВМ на его основе. Была определена специализация предприятий и сроки изготовления опытных образцов:
• СВЦ (зам. ГК Д.И. Юдицкий):
; по разработке архитектуры, структуры, математического обеспечения микро- и мини-ЭВМ и схемотехнической разработке БИС АЛУ и ПЛМ – август 1975 г.,
; по разработке и изготовлению двух образцов микро-ЭВМ на основе БИС АЛУ, ПЛМ и ОЗУ – май 1975 г.
• НИИТТ (зам. ГК А.К. Катман):
; по разработке БИС АЛУ (арифметическо-логического устройства) – май 1975 г.,
• НИИМЭ (зам. ГК А.Р. Назарьян):
; БИС ПЛМ (программируемой логической матрицы) – май 1975 г.,
; БИС ОЗУ 256 бит – май 1975 г.,
; БИС ПЗУ 1024 бит – декабрь 1975 г.
ОКР была объявлена особо важной, оплата труда – аккордной.
В июне 1975 г. НИР «Юз-1» была успешно завершена. Была разработана базовая архитектура универсального асинхронного секционного микропроцессорного комплекта. В ней на новом технологическом уровне были реализованы многие решения, апробированные на предыдущих разработках СВЦ. ППЗУ накопителя микрокоманд трансформировалось в БИС управляющей памяти и т.п.
В отчёте НИР «Юз-1» приведены варианты реализации устройств различных ЭВМ на основе разработанных БИС:
• 4 варианта арифметико-логических устройств, в т.ч.: 4- и 4n-разрядного, с плавающей запятой, с ускоренным умножением и делением и др.,
• 6 вариантов устройств микропрограммного управления ЭВМ,
• 6 вариантов микропроцессоров разной разрядности и вычислительной мощности,
• 3 варианта устройств ввода/вывода.
И это только малая часть того, что было реально сделано.
Работы по комплексной ОКР «Микропроцессор» выполнялись предприятиями НЦ быстрыми темпами. Однако вскоре НИИМЭ вышел из этой кооперации. Как вспоминает А.А. Васенков: «К.А. Валиев (директор НИИМЭ) по ряду причин, в том числе и в связи с перегруженностью НИИМЭ заданиями по ТТЛ и ЭСЛ программам для ЕС ЭВМ, СМ ЭВМ и «Эльбрусу», решил, что тематикой КМОП на этом этапе заниматься нецелесообразно и работы по ней прекратил». В результате окончательно сформировалась сохранявшаяся в советский период специализация зеленоградских предприятий: НИИМЭ занималась биполярными технологиями (ТТЛ, ТТЛШ, ЭСЛ), а НИИТТ – униполярными (N–МОП, КМОП). Это решение руководством НЦ и МЭП было одобрено и разработку БИС ПЛМ и ЗУ передали в НИИТТ, в котором теперь сконцентрировались все БИС микропроцессорного комплекта. На момент регистрации БИС в ЦКБ "Дейтон", для обозначения микропроцессоров в классификаторе ещё не было соответствующей группировки. Поэтому БИС комплекта сначала было присвоено обозначение серии К532, изготавливались они в покупных 48-выводных корпусах с планарными выводами.
А после закрепления за микропроцессорами группировки "58" (цифра "8" до того была в резерве), комплекту было присвоено окончательное обозначение – серия (К, КР, Н)587. В процессе разработки и по результатам первого применения состав комплекта несколько трансформировался, они стали помещаться в 42-выводные корпуса собственного производства и в окончательном варианте выглядел следующим образом:
• БИС АУ, К587ИК2 – 4-разрядная секция арифметического устройства для построения операционных блоков ЭВМ с разрядностью обрабатываемых данных, кратной 4 бит. Кристалл размером 4,9;4,8 мм содержал 2543 транзистора.
• БИС АР, К587ИК3 – 8-разрядная секция арифметического расширителя для построения арифметических сопроцессоров с разрядностью данных, кратной 8 бит, аппаратно выполняющих операции умножения, деления и др. Кристалл размером 4,9;4,5 мм содержал 3934 транзистора.