На рис. 4.6 представлена схема, посредством которой первые пять разрядов 10-разрядного ЦАП декодируются, как описано выше, и управляют 31 ключом с одинаковым весом. Последние пять разрядов получены посредством использования двоично взвешенных источников тока. Сигналы от источников тока с одинаковым весом, подаваемые на лестничную резисторную схему R/2R, могли бы использоваться для получения младших разрядов (LSB), но этот подход требует наличия тонкопленочных резисторов, в общем случае недоступных для дешевого CMOS процесса. Кроме того, использование R/2R схем понижает выходное сопротивление ЦАП, так как требует большего управляющего тока при том же напряжении и фиксированном нагрузочном сопротивлении.
В 14-разрядном ЦАП AD9772 (TxDAC™) с быстродействием 150 MSPS используется три секции сегментации, показанных на рис. 4.7. В других представителях семейства AD977x и AD985x используется такой же принцип.
Первые пять разрядов (MSB) полностью декодируются и управляют 31 токовым ключом с одинаковым весом, каждый из которых является источником для 512 уровней, соответствующих младшим разрядам. Следующие четыре разряда декодируются в 15 сигналов. Они управляют 15 токовыми ключами, каждый из которых является источником для 32 уровней, соответствующих следующим разрядам. Пять младших разрядов хранятся триггером и управляют традиционным двоичным взвешивающим ЦАП с одним разрядом на выход. Для реализации этой архитектуры требуется 51 токовый ключ и 51 триггер.
В основе ячейки токового ключа лежит дифференциальная МОП (PMOS) транзисторная пара, показанная на рис. 4.8.
Дифференциальные пары управляются низковольтной логикой, минимизирующей время переходных процессов при коммутации и временной сдвиг. Выходы ЦАП являются симметричными дифференциальными токовыми выходами, которые обеспечивают минимизацию искажений четного порядка (особенно в случаях, когда выход ЦАП управляет устройством с дифференциальным входом, таким как трансформатор или операционный усилитель — преобразователь тока в напряжение).
Полная архитектура семейств AD977x TxDAC™ и AD985x-DDS является превосходным компромиссом в соотношении энергопотребление/производительность и позволяет реализовать полную функцию ЦАП на базе стандартного CMOS-процесса без тонкопленочных резисторов. Работа с однополярным источником питания +3,3 В или +5 В делает устройства чрезвычайно привлекательными для переносных и маломощных приложений.
Самые ранние монолитные ЦАП содержали небольшую, если таковая вообще была, логическую схему, и параллельные данные должны были накапливаться на цифровом входе, чтобы сформировать аналоговый выходной сигнал. Сегодня почти все ЦАП имеют входные элементы фиксации состояния (триггеры, latches) и записывают данные только один раз, без процедуры накопления.
Существует многочисленные разновидности входных структур ЦАП, которые не будут обсуждаться здесь, но в большинстве своем сегодня преобладают устройства "с двойной буферизацией". ЦАП с двойной буферизацией имеет два набора триггеров. Данные первоначально хранятся (защелкиваются) в первом наборе и впоследствии передаются на второй, как показано на рис. 4.9. Существует три причины, по которым это компоновка представляется выгодной.
Первая — это то, что она позволяет вводить данные в ЦАП многими различными способами. ЦАП без триггера или с одним триггером должен быть заполнен сразу по всем разрядам, так как иначе его выходной сигнал в течение загрузки может сильно отличаться от тех значений, которые были до преобразования и появятся после преобразования. С другой стороны, ЦАП с двойной буферизацией может быть загружен параллельными данными, последовательными данными, 4-разрядными или 8-разрядными словами или чем-то подобным, и выход его остается неизменным до тех пор, пока новые данные полностью не загрузятся, и на ЦАП не поступит команда модификации выходных данных.
Второй особенностью входной структуры этого типа является то, что генератор тактовых импульсов может работать на фиксированной частоте (частоте дискретизации сигнала), в то время как входной триггер может быть загружен асинхронно. Это выгодно в приложениях, где требуется восстановление сигнала в реальном масштабе времени.
Третья выгодная особенность структуры с двойной буферизацией состоит в том, что несколько ЦАП могут выполнять преобразования одновременно. Данные загружаются в первый набор каждого ЦАП, и когда преобразования завершатся, выходные буферы всех ЦАП модифицируются одновременно. Существует много приложений, требующих цифро-аналогового преобразования, в которых выходы нескольких ЦАП должны одновременно изменяться, и структура с двойной буферизацией позволяет легко осуществить это.