DAG1 может осуществлять адресацию только в памяти данных. DAG2 может осуществлять адресацию и в памяти данных, и в памяти программ. Когда в конфигурационном регистре (MSTAT) установлен соответствующий управляющий бит, адресный генератор DAG1 осуществляет бит-реверсивную адресацию. Бит-реверсивная адресация существенно упрощает реализацию алгоритма БПФ по основанию 2.
Программный секвенсер осуществляет вычисление адреса инструкции, выборка которой должна осуществляться по мере исполнения программы. Ключевым компонентом устройства является регистр команд, который хранит информацию о выполняемой в текущее время команде. Регистр команд образует одноуровневый конвейер в потоке обрабатываемых команд. Команды выбираются и загружаются в регистр команд в одном цикле шины процессора и выполняются в следующем цикле, в то время как осуществляется выборка следующей команды. Чтобы уменьшить количество дополнительных циклов, устройство поддерживает выполнение переходов по условию, вызовов подпрограмм и возвращений к выполнению главной программы за один машинный цикл. Используя внутренний счетчик цикла и стек цикла процессор может выполнять программу цикла с автоматической проверкой условия завершения, без дополнительных затрат процессорного времени на организацию цикла. Таким образом, чтобы организовать цикл, команды явного перехода не требуются. Устройство также способно с минимальной задержкой реагировать на прерывания, поступающие от контроллера прерываний. Появление прерывания вызывает переход к определенной ячейке памяти, где хранится подпрограмма обработки прерывания. Короткая подпрограмма обработки прерывания может располагаться непосредственно в таблице векторов прерываний, где для этих целей зарезервировано четыре ячейки памяти. Для выполнения более сложной подпрограммы обработки прерывания приходится осуществлять переход с помощью команды JUMP в область памяти программ, где может быть размещена более длинная программа.
ОСОБЕННОСТИ УСТРОЙСТВА УПРАВЛЕНИЯ ПОСЛЕДОВАТЕЛЬНОСТЬЮ ВЫПОЛНЕНИЯ КОМАНД (СЕКВЕНСЕРА)
• Генерация адреса следующей команды
• Обработка прерываний с минимальной задержкой
• Поддержка аппаратного стека
• Условный переход осуществляется за один машинный цикл
• Поддерживает автоматическую проверку условия завершения цикла
Пример программы для ADSP21xx:
CNTR = 10;
DO endloop UNTIL CE;
IO(DACCONTROL) = AX0;
MR = MR + MX0 * MY0(SS), MX(0) = DM(I0,M1), MY0 = PM(I4,M5);
endloop:
IF MV SET FL1;
IF EQ CALL mysubroutine;
Рис. 7.13
В предыдущих разделах мы обсуждали архитектуру ядра процессоров семейства ADSP-21хх с фиксированной точкой, которая является одинаковой для всех представителей семейства. Следующий раздел посвящен встроенным периферийным устройствам, которые имеют различную конфигурацию и разные возможности в зависимости от конкретного исполнения представителя семейства. Архитектура процессора семейства ADSP-218x показана на рис. 7.14.
ВСТРОЕННЫЕ СРЕДСТВА ПЕРИФЕРИИ ПРОЦЕССОРА ADSP-21xx: ИНТЕРФЕЙС ПАМЯТИ
• Все представители семейства используют модифицированную гарвардскую архитектуру
♦ Раздельные память программ и память данных
♦ Имеется доступ к данным, хранящимся в памяти программ
• Различные представители семейства имеют различную конфигурацию памяти
• Интерфейс внешней памяти поддерживает как быструю, так и медленную память с возможностью программирования времени ожидания
• Поддерживаются варианты начальной загрузки из 8-битной памяти через порт BDMA и через хост-интерфейс
• Поддерживает отображенную в память периферию
• Встроенные средства арбитража внешней шины (сигналы запроса и предоставления шины)
Рис. 7.15
Семейство 21хх имеет множество различных вариантов процессоров с разным объемом встроенной памяти; в более новом семействе 218х имеются представители, включающие до 48К слов памяти программ и 56К слов памяти данных. Все представители семейства используют модифицированную гарвардскую архитектуру, которая предполагает раздельные адресные пространства памяти программы и памяти данных и позволяет хранить данные в памяти программы. Интерфейс внешней памяти поддерживает как быструю, так и медленную память с программируемыми состояниями ожидания.