Для того чтобы получить многоразрядный сумматор, достаточно соединить входы и выходы переносов соответствующих двоичных разрядов. Схема реализации четырехразрядного сумматора на основе четырех одноразрядных приведена на рис. 2.14.
Рис. 2.14. Принципиальная схема многоразрядного двоичного сумматора
Одноразрядные сумматоры практически никогда не использовались, т. к. почти сразу же были выпущены микросхемы многоразрядных сумматоров. Полный двоичный четырехразрядный сумматор изображается на схемах с использованием условного графического обозначения, показанного на рис. 2.15.
Рис. 2.15. Условное графическое обозначение полного двоичного многоразрядного сумматора
Естественно, приведенная на рис. 2.14 схема не минимизирована, она служит лишь для пояснения принципа действия многоразрядного двоичного сумматора. В применяемых на практике схемах никогда не допускают последовательного распространения переноса через все разряды многоразрядного сумматора. Для увеличения скорости работы двоичного сумматора используется отдельная схема формирования переносов для каждого двоичного разряда. Таблицу истинности для такой схемы легко получить из алгоритма суммирования двоичных чисел, а затем применить хорошо известные нам принципы построения цифрового устройства по произвольной таблице истинности.
На этом пока закончим обсуждение принципов работы сумматора, более сложные операции будут рассмотрены позднее, а пока для дальнейшего понимания принципов работы микропроцессора необходимо разобраться, как осуществляется переключение двоичных чисел на входах и выходе сумматора. Эту операцию позволяют осуществить мультиплексоры и мультиплексоры, основной составной частью которых является дешифратор. Именно это цифровое устройство мы рассмотрим в следующем разделе.
Дешифраторы позволяют преобразовывать n-разрядный двоичный код в унитарный код с числом разрядов не более 2". Преобразование производится по таблицам истинности, поэтому построение принципиальных схем дешифраторов не представляет трудностей. Для этого можно воспользоваться рассмотренными ранее правилами построения цифрового устройства по произвольной таблице истинности.
Рассмотрим пример построения дешифратора, который преобразует входной двоичный 4-разрядный двоичный код в унитарный 10-разрядный код. Данное устройство называют дешифратором 4x10. Его таблица истинности приведена в табл. 2.8.
В соответствии с принципами построения цифрового устройства по произвольной таблице истинности, описанными в предыдущей главе, получим схему дешифратора, реализующего таблицу истинности табл. 2.8.
Эта схема приведена на рис. 2.16.
Рис. 2.16. Принципиальная схема дешифратора 4x10
Точно так же можно получить схему для любого другого дешифратора. Дешифраторы выпускаются в виде отдельных микросхем или используются в составе других микросхем, таких как мультиплексоры или ПЗУ. Условное графическое обозначение дешифратора на схемах приведено на рис. 2.17. На этом рисунке показано обозначение дешифратора 4x10, принципиальная схема которого изображена на рис. 2.16.
Рис. 2.17. Условное графическое обозначение дешифратора 4x10
Мультиплексорами называются устройства, которые позволяют подавать сигнал с одного из нескольких входов на один выход. В простейшем случае такую коммутацию можно осуществить при помощи ключей, изображенных на схеме рис. 2.18.
Рис. 2.18. Коммутатор, собранный на ключах
В цифровых устройствах нужно научиться управлять такими ключами цифровыми сигналами. Иными словами, мультиплексоры выполняют функцию ключа с электронным управлением цифровым сигналом.
Простейшим ключом с электронным управлением является логический элемент «И». Рассмотрим его таблицу истинности. Один из входов логического элемента «И» будем считать информационным, а другой вход — управляющим. Так как оба входа логического элемента «И» эквивалентны, то не важно, какой из них будет управляющим. Предположим, что вход X — управляющий, a Y — информационный. Для простоты рассуждений разделим таблицу истинности на две части в зависимости от уровня логического сигнала на управляющем входе X.